Face à la croissance exponentielle des applications d'intelligence artificielle (IA) et d'apprentissage automatique (AA), l'efficacité de la transmission dans les centres de données constitue depuis longtemps un goulot d'étranglement que les fabricants cherchent à surmonter. Richard Solomon, vice-président de PCI-SIG, l'organisation qui définit la norme industrielle PCI Express (PCIe), a annoncé aujourd'hui (9 février) à Taipei, lors de la conférence des développeurs, la feuille de route technologique pour 2026, dévoilant les secrets de PCIe 8.0 et soulignant que les interconnexions optiques seront un élément clé du futur calcul haute performance.
Le projet de norme PCIe 8.0 fait son apparition : la promesse de doubler la bande passante tous les trois ans.
Richard Solomon a réaffirmé lors de la réunion que PCI-SIG a toujours maintenu un rythme d'évolution technologique de « doublement de la bande passante tous les trois ans ». Une annonce suivra à la mi-juin 2025.Spécifications officielles du PCIe 7.0Par la suite, la version préliminaire 0.3 de la spécification PCIe 8.0 de nouvelle génération a été publiée en septembre 2025.
Selon le plan actuel, les principaux points forts de PCIe 8.0 sont les suivants :
• Doubler le débit de transmission :Le débit binaire brut passera de 128.0 GT/s en PCIe 7.0 à 256.0 GT/s.
• Bande passante incroyable :Dans la configuration x16, la bande passante bidirectionnelle devrait atteindre le seuil de 1 To/s.
• Continuité technologique :Il continuera d'utiliser la transmission de signaux PAM4 et la technologie d'encodage Flit, et assurera la rétrocompatibilité avec les technologies de génération précédente.
PCI-SIG prévoit de publier officiellement la spécification complète PCIe 8.0 auprès de ses membres en 2028.
Introduction de la technologie optique : résoudre le défi de la « ligne de rivage » des plateformes d’IA
Dans les domaines de l'IA et du calcul haute performance (HPC), les solutions de câblage cuivre traditionnelles sont confrontées à des défis majeurs en termes de distance de transmission et d'atténuation du signal. Pour y remédier, le PCI-SIG a publié en juin 2025 le premier avis de modification technique (ECN) normalisé du secteur concernant les dispositifs de resynchronisation optique.
La valeur fondamentale de cette technologie réside dans :
• Transition sans heurt :Il peut être facilement porté sur les conceptions PCIe 6.0 et 7.0 existantes, et son inclusion dans les futures versions PCIe 8.0 est déjà prévue.
• Capacités d'extension :Cela permet à l'architecture PCIe d'interconnecter des pods sur de longues distances à travers des racks.
• Avantage lié à la taille :Comparées aux câbles électroniques en cuivre encombrants, les solutions optiques permettent des déploiements matériels plus compacts et à haute densité.
Analyse des scénarios d'application des câbles internes et externes CopprLink
CopprLink est une spécification de câblage développée par PCI-SIG pour répondre aux exigences de distance de transmission et de flexibilité topologique à l'ère de l'IA et du Big Data. Ses applications se divisent en deux catégories : internes et externes.
Câble interne
• Le connecteur SNIA SFF-TA-1016 est utilisé :La distance maximale est d'environ 1 mètre, et elle est principalement utilisée pour les connexions denses au sein d'un même système.
• De puce à puce :Il se connecte directement à plusieurs puces informatiques sur la carte mère, améliorant ainsi l'efficacité des échanges de données.
• Carte mère vers circuit intégré :Permet de connecter le processeur à diverses cartes d'accélération hautes performances (telles que les GPU).
• Carte mère vers fond de panier :Il est courant, dans les nœuds de serveurs hautes performances, d'orienter les signaux PCIe vers le fond de panier de stockage.
• Nœuds de stockage :Il est utilisé pour connecter des baies de stockage SSD NVMe au sein des nœuds de calcul des centres de données.
Câble externe
• Le connecteur SNIA SFF-TA-1032 est utilisé :Avec une portée maximale de 2 mètres, il assure l'interconnexion entre les architectures distribuées et les racks.
• Rack à rack :Il permet de connecter des unités de calcul entre différentes baies, ce qui le rend adapté aux centres de données de très grande envergure.
• Tissus accélérateurs :Dans les clusters de calcul IA/ML, cette méthode est utilisée pour connecter le processeur à un GPU distant ou à un pool d'accélérateurs dédié.
• Serveurs découplés :Cela permet une séparation physique entre le processeur et les périphériques de stockage (CPU-Stockage) ou une extension de mémoire (CPU-Mémoire), augmentant ainsi la flexibilité de la configuration matérielle.
• Pool de ressources partagées :Adapté aux pools de stockage partagés ou à l'extension de la RAM, il permet au système de réaliser un partitionnement physique tout en maintenant la bande passante.
Le rôle clé de Taïwan dans l'industrie : la deuxième plus grande communauté de développeurs au monde
Richard Solomon a notamment souligné le rôle crucial de Taïwan dans l'écosystème PCIe. Actuellement, le PCI-SIG compte plus de 1 000 entreprises membres à travers le monde, dont 103 ont leur siège social à Taïwan, parmi lesquelles des sociétés technologiques telles qu'Acer, ASUS, MediaTek, Realtek et Wistron.
Par ailleurs, la conférence des développeurs qui se tiendra à Taipei en 2026 a attiré plus de 500 professionnels, la plaçant parmi les plus importantes au monde. Ceci témoigne non seulement de la demande des développeurs taïwanais de matériel pour des spécifications à large bande passante, mais aussi de l'influence majeure de Taïwan dans la chaîne d'approvisionnement mondiale des centres de données et des serveurs.
Calendrier de publication prévu pour la liste des intégrateurs PCIe 7.0.
Selon Richard Solomon, il faut généralement environ trois ans pour qu'une spécification passe de sa publication officielle à son inclusion dans la « liste des intégrateurs ».
• Spécifications officielles publiées :La spécification PCIe 7.0 version 1.0 a été officiellement publiée en juin 2025.
• Tests de compatibilité préliminaires (Tests de pré-information) :Ce processus a généralement lieu deux ans après la publication du cahier des charges et devrait débuter en 2027.
• La liste a été officiellement annoncée :Sur la base d'un cycle de développement et de test de trois ans, la liste des intégrateurs PCIe 7.0 devrait être annoncée en 2028.
• Date de lancement du produit :Bien que la liste soit prévue pour 2028, les premières puces et produits matériels prenant en charge PCIe 7.0 (tels que les cartes mères et les GPU) devraient apparaître sur le marché dès 2026-2027.
Analyse des points de vue
Le passage de PCIe 7.0 à 8.0 n'est pas simplement une compétition de spécifications et de chiffres, mais une véritable révolution des infrastructures pour faire face à l'explosion de la puissance de calcul de l'IA. En particulier, l'intégration de la spécification de câble CopprLink et de la technologie optique permettra à PCIe d'évoluer d'un simple bus embarqué à une véritable matrice d'interconnexion système s'étendant sur l'ensemble des racks.
Pour les fabricants taïwanais, le maintien de l'intégrité du signal dans les spécifications de nouvelle génération et l'acquisition d'un avantage précoce dans le nouveau domaine des interconnexions optiques seront au cœur de la compétition technologique au cours des trois à cinq prochaines années.
